| Mode | Name | Size | |
|---|---|---|---|
| -rw-r--r-- | alu.v | 721 | logplain |
| -rw-r--r-- | alu_op_decode.v | 2190 | logplain |
| -rw-r--r-- | arithmetic_unit.v | 495 | logplain |
| -rw-r--r-- | clock_divider.v | 633 | logplain |
| -rw-r--r-- | control_unit.v | 3767 | logplain |
| -rw-r--r-- | cpu.v | 2881 | logplain |
| -rw-r--r-- | instruction_decode.v | 2492 | logplain |
| -rw-r--r-- | logic_unit.v | 282 | logplain |
| -rw-r--r-- | memory_unit.v | 1006 | logplain |
| -rw-r--r-- | ram.v | 646 | logplain |
| -rw-r--r-- | register_file.v | 2382 | logplain |
| -rw-r--r-- | rom.v | 408 | logplain |
| -rw-r--r-- | shift_unit.v | 312 | logplain |
| -rw-r--r-- | top.v | 448 | logplain |
 |
index : riscv_cpu.git | |
| Simple RISC-V CPU written in Verilog |
| aboutsummaryrefslogtreecommitdiff |